PMOS3401管及其形成方法与流程

在集成电路的制造过程中，必须在形成半导体设备结构之后，连接各个半导体设备以形成电路。 随着集成电路制造技术的发展对集成电路的集成度和性能的要求越来越高为了提高集成度、降低成本，部件的重要尺寸越来越小，集成电路内部的电路密度越来越大，这种发展已经不能在PMOS3401管表面提供足够的面积来制作通常电路所需的布线，那么，下面一起了解下PMOS3401管及其形成方法与流程吧!

　　PMOS3401管为了满足重要尺寸缩减的布线需求，目前不同金属层或金属层与半导体器件结构的导通是通过布线结构实现的。 布线结构包括用于连接半导体器件的布线和位于用于连接不同半导体器件上的插头来形成电路的接触孔内的插头。

　　随着集成电路处理节点的缩小，器件的尺寸变小，插头的接触面积变小，插头与晶体管的源漏区域之间的接触电阻变大，为了减小插头与源漏区域之间的接触电阻，金属硅化物

　　但是，即使导入金属硅化物，在用现有技术形成半导体装置中，pmos晶体管的接触电阻大，会影响所形成的半导体结构的电气特性。

　　PMOS3401管技术实现要素：

　　本发明要解决的课题是提供一种降低插头和源漏区域之间的接触电阻，改善所形成的半导体结构的性能的PMOS3401管及其形成方法。

　　为了解决上述课题，本发明提供一种PMOS3401管的形成方法，包括：

　　提供基板; 在所述基板上形成栅极结构工序，在所述栅极结构两侧的基板上形成第一外延层和位于所述第一外延层上的第二外延层，在所述第二外延层内掺杂调制离子.

　　或者，形成所述第一外延层和所述第二外延层工序包括：在所述栅极结构两侧的基板上形成开口的工序;通过第一外延工序向所述开口内填充半导体材料而形成所述第一外延层的工序;在所述第一外延层上形成所述第一外延层

　　与现有技术相比，本发明的技术具有以下优点。

　　所述第二外延层构成与所述第一外延层一起形成PMOS3401管的源漏区域，所述第二外延层位于所述第一外延层上，因此之后形成的插塞与所述第二外延层接触连接由于在第二外延层内存在调制离子，所以能够有效地降低之后形成的栓塞和第二外延层之间的肖特基势垒，有效地降低之后形成的栓塞和形成的PMOS3401管的源漏区域之间的接触电阻在本发明其他方式中，所述修复离子，在所述第二外延层中进一步掺杂有修复离子，所述修复离子为PMOS3401管; 因此，所述修复离子添加能够有效地抑制所述第二外延层中的尖峰缺陷的形成，能够有效地提高之后形成的连接层的质量，降低前端放电现象的发生概率，有利于所形成的半导体结构的性能的改善。

　　以上介绍的就是PMOS3401管及其形成方法与流程，如需了解更多，可随时联系我们!